株式会社ケイエスジェイ 『EtherCAT FPGA IPコア版 Master』
- 最終更新日：2018-01-11 16:53:03.0
- 印刷用ページ
FPGAロジック領域のみで動作するマスタースタックIPコアを開発
『EtherCAT FPGA IPコア版 Master』は、
100μsec以下の高速な周期通信が可能なソフトウェアです。
主に、ETG.1500 classB準拠機能・ケーブル冗長性機能・DC機能などの
マスター機能を搭載しております。
ご要望の際はお気軽にご相談ください。
【特長】
■ジッター25nsec程度の安定した通信間隔
■CPU領域はOSレベルから自由に設計可能
■IPコアの提供で、お客様の設計基板でも動作可能
※詳しくはPDFをダウンロードして頂くか、お気軽にお問い合わせ下さい。
基本情報『EtherCAT FPGA IPコア版 Master』
【その他EtherCAT Masterラインアップ】
■ARM CPU版 Master
■ARM CPU＆FPGA版 Master
※詳しくはPDFをダウンロードして頂くか、お気軽にお問い合わせ下さい。
| 価格帯 | お問い合わせください |
|---|---|
| 納期 | お問い合わせください |
| 用途／実績例 | ※詳しくはPDFをダウンロードして頂くか、お気軽にお問い合わせ下さい。 |
カタログ『EtherCAT FPGA IPコア版 Master』
取扱企業『EtherCAT FPGA IPコア版 Master』
-
-
■EtherCAT事業 ■ボードコンピュータ事業 ■受託事業 ■システム事業 ■EMS事業
『EtherCAT FPGA IPコア版 Master』へのお問い合わせ
お問い合わせ内容をご記入ください。
