高速軟判定ビタビ復号器（外部メモリ使用）
【特徴】
・ 高速化のためにACSループの負荷を軽減
・ 畳込み符号の生成多項式を指定可能
・ 畳込み符号の拘束長（K）： 3以上
・ 入力ビット幅（m）を指定可能
・ 硬判定ビタビ復号器にも対応可能
・ パンクチャ畳込み符号に対応可能
・ トレースバック量（t）を指定可能
・ トレースバック開始ステートを指定可能（最適／固定）
・ トレリス初期化処理に対応
・ 各種Tail処理に対応（trellis termination, tail biting など）
・ パスメトリックのビット幅指定可能
・ 軟判定出力（Soft-Output）に対応可能
・ 低レイテンシ ： 2t+(K-1)+4
・ シングルクロック完全同期式回路
・ FPGAで動作確認後、すぐにASIC化可能
・ 弊社デパンクチャ／レート変換IP（Si2552）と接続可能
【提供形態】
・ Verilog-RTLソースコード
・ FPGAネットリスト
・ ASICネットリスト（お客様ご提示ライブラリにて合成）
テストベンチ、入出力パターンとともにご提供いたします。
基本情報高速軟判定ビタビ復号器（外部メモリ使用）
畳込み符号の復号器として広く利用されている軟判定ビタビ復号器（Viterbi Decoder）です。外部メモリを使用するタイプです。弊社デパンクチャIPを用いることで、各種符号化率（2/3, 3/4, 4/5, 5/6, 6/7, 7/8 など）に対応可能です。
符号化率の選択、軟判定出力（Soft-Oput）の有無により、4種類の製品があります。詳細はカタログをご参照ください。
下記のカスタマイズも行っております。
・ 符号化率の変更（1/4, 1/5 など）
・ 畳込み符号の生成多項式の動的な変更への対応
・ 動的変更できるトレースバック量の種類を追加
| 価格情報 | - |
|---|---|
| 納期 | お問い合わせください |
| 型番・ブランド名 | Si2531 |
| 用途／実績例 | ・ 各種通信（畳込み符号を使用する多くの規格に対応） |
カタログ高速軟判定ビタビ復号器（外部メモリ使用）
取扱企業高速軟判定ビタビ復号器（外部メモリ使用）
高速軟判定ビタビ復号器（外部メモリ使用）へのお問い合わせ
お問い合わせ内容をご記入ください。
