半導体集積回路：半導体の基礎知識5

前回は、さまざまな光デバイスを紹介しました。今回は、半導体集積回路の基礎について解説します。2000年、アメリカの技術者ジャック・キルビーが集積回路（Integrated Circuit：IC）の発明によってノーベル物理学賞を受賞しました。キルビーは、半導体メーカーであるテキサス・インスツルメント（TI）社の集積回路のキルビー特許でも有名です。このような半導体集積回路の発展には、日本の多くの研究者や技術者が大きく貢献しており、日本の半導体電子立国を牽引してきたことはいうまでもありません。今では直径300mmのシリコンウエハ上に、高度情報通信社会インフラを支える電子部品としてマイクロプロセサーやDRAM、フラッシュメモリなどが製造されています。

今すぐ、技術資料をダウンロードする！（ログイン）

1. 集積回路の作り方

半導体大規模集積回路（Large Scale Integrated Circuit：LSI）は、シリコン（Si）ウエハ上に作製されます。パソコンの中にあるマイクロプロセッサやメモリなどの集積回路は、「0」と「1」の2値のデジタル信号を扱う回路の集まりで構成されています。この基本になる論理ゲート回路は、「pチャネルMOSFET」と「nチャネルMOSFET」を組み合わせたCMOS論理ゲート（Complementary CMOS：相補型MOSインバータ）から構成されます。MOS（Metal-Oxide-Semiconductor）FETは、ドレイン電極とソース電極の間に生成されるチャネルに流れる電流をゲート電極で電圧制御するトランジスタで、スイッチング動作をするデジタル回路に向いています。「nチャネルMOS」は電子が主役で、「pチャネルMOS」はホールが主役のトランジスタです。

pチャネルMOSは、n型Si基板上に作製され、ゲート電極に電圧を印加したときに生成されるｐチャネル反転層を利用します。nチャネルMOSは、p型基板上に作製され、nチャネル反転層を利用します。nチャネルMOSでは、ゲート電極に正の電圧を加えると半導体表面に電子が誘起され、ソースとドレイン間に電流が流れるようになります。pチャネルMOSでは、ゲート電極に負の電圧を加えると表面にホール（正孔）が誘起され、電流が流れます。どちらのトランジスタでも基本ゲート回路を構成できるものの、貫通電流（無効電流）が流れることで消費電力が大きくなります。一方、pチャネルMOSとnチャネルMOSを直列に接続し、CMOSインバータとすると、無効電流は流れなくなります。これによって、デジタル回路の構成に最適な低消費電力を実現できることから、CMOSは大規模集積回路に採用されています。

図1に、CMOSインバータの断面構造を示します。ここでは、n型Si基板にpチャネルMOSが、p基板領域（pウエル）上にnチャネルMOSが作製されます。

図2はCMOSインバータの回路図を表します。入力信号（V_in）がV_ssのとき、pチャネルMOSはONとなり電流が流れます。一方、nチャネルMOSはOFFで電流が流れません。このとき、出力電圧（V_out）はV_ddになります。入力電圧がV_ddのときは、逆にpチャネルMOSがOFFになり電流は流れません。しかし、nチャネルMOSがONになるので、出力電圧はV_ssとなります。V_ss=0のように接地電圧にすれば、信号は「1」と「0」の2値のデジタル回路となり、貫通電流のない低消費電力を実現できます。これが、CMOSでデジタル回路を構成し高集積回路を作製できる理由です。

大規模集積回路の製造方法は非常に複雑で、半導体、金属、絶縁体の材料研究や各工程の半導体プロセス技術、それらを支える高度な評価技術など、どの製造工程でも最先端の科学技術が使われています。しかし、基本的な製造工程は、成膜工程、レジスト塗布工程、露光・現像工程、エッチング工程、イオン注入工程、レジスト除去工程からなり、各工程の繰り返しになります。集積回路の大規模化は、トランジスタや配線などの微細化の進化によって達成されてきました。このような微細化による集積率の変遷は、インテルの創業者の1人であるゴードン・ムーアによって提案され、「ムーアの法則」として知られています。

続きは、保管用PDFに掲載中。ぜひ、下記よりダウンロードして、ご覧ください。

2. 半導体メモリ

保管用PDFに掲載中。ぜひ、下記よりダウンロードして、ご覧ください。

3. マイクロ波集積回路

保管用PDFに掲載中。ぜひ、下記よりダウンロードして、ご覧ください。