FPGA開発統合環境 Active-HDL

短期間で開発から検証まで！FPGA向けの設計とシミュレーションの統合環境をご提供

Active-HDLはWindowsで動作するチーム環境向けFPGAデザイン作成およびシミュレーションの統合ソリューションです。Active-HDLの統合デザイン環境(IDE)には、完全なHDLおよびグラフィカル・デザインツールとRTL/ゲートレベルの混合言語シミュレータがあり、FPGAデザインを短期間で開発から検証までできるようになっています。

【特長】
■FPGAデザイン作成とシミュレーション
■短期間で開発から検証まできる
■ブロック・ダイアグラムやステートマシン・エディタが付属
■混在言語対応シミュレータ
■MATLAB/Simulink インターフェースを搭載

※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。