アルデック・ジャパン株式会社
最終更新日:2020-09-01 16:20:01.0
【資料】RTLとネットリストの等価性の達成:リントは必須!1.0
RTLコード解析・検証ソリューション ALINT-PRO
『ALINT-PRO』は、コーディングスタイルと命名規則、RTLと合成結果のシミュレーション不一致、スムーズで好適な合成、正しいFSM記述、 設計の後工程での問題、クロックおよびリセットツリーの問題、CDC、RDC、DFT、およびポータビリティと再利用のためのコーディングなどを中心に、VHDL、Verilog、SystemVerilogで記述されたRTLコードを解析する検証ソリューションです。
このソリューションは、RTLとSDC (Synopsys Design Constraints)ソースファイルをベースにスタティック解析を行い、デザインの早期段階で重大なデザインの問題点を見つけ出し、設計時間の大幅短縮に貢献します。
RTLシミュレーションおよび論理合成前にALINT-PROを実行すれば、デザイン上の問題をデザインフローの下流工程に波及する前に防ぎ、デザイン完成までに必要となる手戻りの回数を削減します。
※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。 (詳細を見る)
技術資料『RTL とネットリストの等価性の達成:リント は必須』
シミュレーションと論理合成のミスマッチの問題は、物理デバイスの誤動作を引き起こす可能性があります。RTLシミュレーションで機能的に完璧であっても、物理的な実装で重大なデザインバグが含まれている可能性があります。RTLリントは、シミュレーションと論理合成のミスマッチ問題を特定して修正する唯一の方法です。本紙では、シミュレーションから論理合成への典型的なミスマッチ問題を簡単な例で示します。 記載されている問題ごとに、リントチェックで確認され、説明されます。 (詳細を見る)
取扱会社 【資料】RTLとネットリストの等価性の達成:リントは必須!
【資料】RTLとネットリストの等価性の達成:リントは必須!へのお問い合わせ
お問い合わせ内容をご記入ください。