株式会社エヌ・ディ・アールハードウェアマスターIP

最終更新日：2016-11-15 11:36:46.0
印刷用ページ

日本初！「Ether CATマスターIP」ソフトウェア負荷を大幅に低減する、高性能SoC FPGA用IPが誕生

[ EtherCAT MASTER通信のCPU負荷、ジッタの悩みを解決 ]
より多くのユーザ様に柔軟にご使用いただけるよう、SoC FPGA用ＩＰにしました。FPGA ハードウェアによる通信エンジンは、高速な通信間隔、安定した通信周期を実現し、ソフトウェア負荷を低減します。
＜特長＞
● パケット自動生成機能
● プロセス通信（定周期通信）機能：62.5μs〜
●自動再送機能

基本情報ハードウェアマスターIP

※詳しくはお問い合わせいただくか、カタログをダウンロードしてご覧下さい。

価格帯	お問い合わせください
納期	お問い合わせください
用途／実績例	※詳しくはお問い合わせいただくか、カタログをダウンロードしてご覧下さい。