アルデック・ジャパン株式会社 技術資料『デザインでのリセットとリセット ドメインクロッシング』
- 最終更新日：2020-09-01 14:27:08.0
- 印刷用ページ
ASICおよびFPGAデザインのリセット関連問題の解決
本紙では、ASICおよびFPGAデザインのリセット関連の問題、およびよく使用される安全なリセット実装についての設計手法の概要について解説します。さらにリセットドメインクロッシング効果とその影響を緩和する方法についても解説します。LINTツールは設計者にとって、リセットとリセットドメインクロッシング検証に役立ちます。
基本情報技術資料『デザインでのリセットとリセット ドメインクロッシング』
【掲載内容（抜粋）】
■ASICおよびFPGAデザインにおけるリセットの実装
■同期と非同期リセット
・非同期リセット
・同期リセット
■FPGAデザインでのパワーオンリセット
・リセット同期化のテクニック
・非同期リセットの同期化テクニック
・同期リセットの同期化テクニック
■マルチクロックデザインでのリセットシンクロナイザ
■リセットが無い記憶素子があるデザインのためのリセットテクニック
■リセットドメインクロッシング
| 価格情報 | お問い合わせください |
|---|---|
| 納期 |
お問い合わせください
※お問い合わせください |
| 用途／実績例 | ※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい |
カタログ技術資料『デザインでのリセットとリセット ドメインクロッシング』
取扱企業技術資料『デザインでのリセットとリセット ドメインクロッシング』
-
-
■米国アルデック社製品の日本国内における販売、技術サポート、保守業務
技術資料『デザインでのリセットとリセット ドメインクロッシング』へのお問い合わせ
お問い合わせ内容をご記入ください。
