短絡耐量試験の概要および特長クオルテック

パワー半導体の信頼性試験における短絡状態や試験の設計、測定回路についてご紹介

「短絡耐量試験」は、負荷短絡の状態でデバイスをオン状態にし、
破壊に至るまでの時間Tscを測定する試験です。

破壊の過程で、パッケージが大音響で破裂する場合もあり、
危険を伴います。

パワー半導体を使った機器を設計する場合に負荷短絡状態になっても
デバイスが破壊することが無い様に、保護回路を設ける必要があり、
Tscより十分短い時間で、保護回路が動作するように設計します。

【試験の全景】
■デバイスは破裂してパッケージが飛び散る場合があるため、
　厚さ10mmのアクリルケース内で試験を実施
■大電流を供給する大容量のコンデンサとDUTは低インピーダンスで接続する
　必要があり、特殊構造によりこれを実現

※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。

基本情報短絡耐量試験の概要および特長

※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。

価格帯	お問い合わせください
納期	お問い合わせください
用途／実績例	※詳しくはPDF資料をご覧いただくか、お気軽にお問い合わせ下さい。